INICIACIÓN A LA ELECTRÓNICA DIGITAL.

Las familias lógicas TTL ya inciaba su andadura en la década de los 1960, y si es cierto que adquirió una fama desmesurada, lo cierto era que le seguía los paso de cerca la tecnología MOS (Metal Oxido Semiconductor). Incluso ésta se pudo adelantar en la carrera antes de la década de los 1960 sino fuese por la limitación de la tecnología de la época, ya que existen patentes desde 1925 de dicha tecnología MOS.

A principios de los 70, ya corrián por igual la tecnología TTL y la ECL (Emitter Coupled Logic), basada en MOSFET y con tecnología CMOS (serie 4000).

durante un década, la tecnología MOS empezó a gnar popularidad debido al bajo consumo de energía y a la mejora considerable de una mayor integración de componentes dentro del integrado, lo cual terminó por fundamentar los principios de las memorias y los microprocesadores VLSI (very large-scale integration).

A pesar de todo esto, la tecnología MOS relegó en un segundo lugar por diversas causas como por ejemplo, lentitud en relacción a tecnologías bipolares y sensibilidad a descargas electrostáticas que rompían el integrado.

Para este segundo caso, se incluyeron dentro de los dispositivos MOS, diodos para evitar que una descargar eléctrica rompiese el dispositivo (a partir de la serie 4000B).

En cuanto a la velocidad, inicialmente los MOS eran de canal P (PMOS), lo cual hacía que la valoecidad de las cargas se ralentizaran frente a la tecnología bipolar. La solución era usar los electrones como cargas predominantes, ya que los electrones son mas veloces que los huecos. Así surgió el CMOS actual.

Puerta NAND de dos entradas con CMOS.

Una puerta NAND de dos entradas basada en tecnología CMOS incluye cuatro transistores MOSFET de enriquecimiento (dos PMOS y dos NMOS).

El anterior circuito es una representación interna de una puerta NAND CMOS con dos entradas A y B y una salida Z. Mientras que una de las entradas sea alta, la salida será alta también.

Al fabricar los circuitos integrados, todos los dispositivos NMOS se conectan entre sí y luego al potencial más negativo presente en el circuito. Los substratos PMOS también se conectan entre si durante la fabricación del chip, como puedes ver en la representación del circuito superior.

Aclarar que tanto los PMOS como los NMOS se suelen llamar como MOSFET de enrriquecimiento también en donde una fuente y drenador se conectan por la acción de una puerta a través de un substrato del tipo que sea.

Si las dos entradas son altas, la salida será baja, tal y como indica el funcionamiento de una puerta NAND.

La mayoría de las aplicaciones en que se basa esta tecnología es para:

● Circuitos lógicos: Son el componente principal para construir puertas lógicas, como las compuertas NAND, NOR y los inversores.

● Microprocesadores y memorias: Millones de transistores NMOS (y PMOS) se combinan en la tecnología CMOS para crear los circuitos integrados de los procesadores y las memorias de estado sólido, como las memorias flash.

● Conmutadores electrónicos: Debido a su capacidad para encenderse y apagarse rápidamente con una señal de voltaje, son ideales para su uso como interruptores en diversas aplicaciones.

Cargabilidad de salida de una NAND CMOS.

La cargabilidad de salida (o fan-out), se refiere al número de entradas de otras puertas lógicas que su salida puede alimentar de manera confiable. Esta característica es un factor clave en el diseño de circuitos, ya que determina la capacidad de la puerta para conducir corriente sin degradar la señal lógica (niveles de voltaje y tiempos de conmutación).

La cargabilidad de salida de una puerta CMOS es prácticamente ilimitada en estado estático, pero está restringida en estado dinámico debido a la capacitancia de la carga. Podemos establecer varias restricciones:

● Estado Alto: Cuando la salida es alta, el PMOS se enciende y el NMOS se apaga. El PMOS carga la capacitancia de la carga.

● Estado Bajo: Cuando la salida es baja, el NMOS se enciende y el PMOS se apaga. El NMOS descarga la capacitancia de la carga.

El principal factor que limita la cargabilidad es la capacitancia de las entradas de las puertas siguientes. Cada entrada de una puerta lógica tiene una pequeña capacitancia. Cuando la puerta de salida cambia de estado, debe cargar o descargar la suma de todas las capacitancias de las entradas que está conduciendo. Esto se traduce que a mayor carga capacitiva, mayor será el tiempo de conmutación. También mientras mayor números de puertas se conecten, mayor será la capacitancia.

Si la capacitancia es demasiado alta, la señal de salida se degradará, las transiciones de voltaje se volverán más lentas, lo que puede causar fallos en el funcionamiento del circuito, como errores de sincronización o no alcanzar los niveles de voltaje lógicos requeridos.

Factores a la cargabilidad.

● Corriente de Conducción: La capacidad de los transistores (PMOS y NMOS) para conducir corriente limita la velocidad a la que pueden cargar o descargar la capacitancia de la carga.
● Tecnología de Fabricación: Las puertas fabricadas con procesos más modernos (menor tamaño de transistor) tienen una mayor capacidad para conducir corriente y, por lo tanto, una mejor cargabilidad.
● Frecuencia de Operación: A frecuencias más altas, el tiempo disponible para que la salida cambie de estado es menor. Esto reduce la cargabilidad efectiva, ya que la puerta no tiene suficiente tiempo para cargar/descargar las capacitancias grandes.

Todo esto hace que una puerta NAND con CMOS no tenga una limitación de consumo de corriente estática, sino que venga definida por la carga capacitiva de las conexiones. En la práctica, los diseñadores de circuitos deben calcular la cargabilidad máxima permitida para garantizar que el circuito funcione correctamente a la velocidad y frecuencia deseadas.

Gracias por compartir el contenido en las redes sociales.